第22話では、第21話に続き、DACの出力信号に付加される雑音について、もう少し掘り下げて解説するとともに、DACのアナログ部での信号劣化について詳しく解説します。

1. 変調器における信号劣化の整理

図1に第21話で解説した、デジタル信号処理による変調信号(波形)生成とその波形データをアナログ変換する際に発生する信号劣化の内訳を示します。DAC出力端子における等価雑音の大きさは、デジタル処理で発生する誤差とDACのアナログ回路部分で発生する劣化(等価雑音)の電力和(2乗和)^※1になるというのが第21話の骨子でした。

図1 変調器で発生する信号劣化要因の内訳

デジタル処理で発生する誤差は量子化誤差と符号間干渉に分かれますが、符号間干渉については変調器劣化として外出しするので、量子化誤差のみがデジタル波形に含まれる主な劣化成分ということになります。デジタル処理誤差は基本的にフルスケール振幅に対する相対値(dB_FS)で表現されるので、アナログ雑音と合成するためにはDACのフルスケール振幅電圧をかけ算して絶対値(dBµV)に換算する必要がありました。

• ※1  電力和と等価の演算を行うときは二乗和、その後、電圧に変換する場合は実効値和(二乗和の平方根)をとります。

2. 雑音の合成方法

ここから先、デジタル処理で生成し、量子化誤差[dB_FS]の劣化(雑音)を有するQPSK変調信号に、後段のアナログ回路で発生する様々な劣化(雑音)が合成されてゆくわけですが、その基本的な合成方法について整理しておきます。

(1) 雑音の大きさの取り扱い
これから取り扱う「雑音」信号とは、一定の周波数帯域に電力が分布する時間軸上で規則性がないと見なされる信号の事です(周波数帯域が一定幅に制限されるので、時間軸上で完全に不規則な信号にはならないため、「見なす」という言葉を使用しています)。図2に示すように、時間軸上で見ると不規則な振幅になるので、その大きさの取り扱いが難しいですが、周波数軸上で見ると規則性のある電力分布として観測されるので定量化が可能です。

雑音電力のスペクトルは無限の帯域幅を有するので、その大きさを表現するときは電力密度([dBm/Hz]または[W/Hz])を用います。信号のSNRを計算するときの雑音電力は伝送信号の帯域幅、もしくは処理回路が応答する帯域幅の中に分布する雑音スペクトルの積分値([dBm]または[W])を用います。雑音電圧を[dBµV/Hz]で表現している場合の電圧値は2乗平均値(実効値)です。実際の電力に換算するときは回路インピーダンスを乗算する必要がありますが、第3話で解説した通り、[µV]から[dBµV]に変換するときに20log₁₀(µV)で計算するので、次元は電力と同じになります。


図2 時間軸で見た雑音と周波数軸で見た雑音

(2) 雑音の加算
第9話で解説した「足し算される雑音」の基本モデルを図3に示します。このモデルに該当する雑音の代表格が雑音指数(NF)で規定される増幅器雑音です。入力信号に含まれる雑音成分(電力)に当該回路、またはデバイスで発生する雑音電力が足し算されます。


図3 加算される雑音の基本モデル

回路には減衰も含めて必ず「通過利得G」が存在するので、当該回路が発生する雑音電力の大きさが入力端で規定されているなのか、それとも出力端で規定されているなのかによって、出力のSNRへの寄与が変わります。

デシベル(dB_○○)で表記された雑音同士を足し算する時は(式2-1)、(式2-2)を用いて、いったん真数の電力、電圧に変換する必要があります。




(式2-1)




(式2-2)

(式2-1)を使って換算された「電力値同士」の場合は、補助単位が揃っていればそのまま足し算が可能です。(式2-2)を使って電圧値に換算された「振幅値同士」の場合は実効値和をとる必要があります(式2-3)。




(式2-3)

(式2-3)を用いて計算された実効値和の振幅は、再度dBµVに変換してレベルダイヤグラム上で利用できますが、実際の電力値ではないので、dBmで表記された電力値と足し算する必要が生じたときは、回路のインピーダンスで割り算して電力値に変換する必要があります。

(3) 雑音の乗算
第9話で解説した「かけ算される雑音」の基本モデルを図4に示します。このモデルに該当する雑音の代表格が周波数変換回路のLO雑音(主に位相雑音)です。アナログ信号のかけ算においては、入力信号・LOそれぞれのSNRが保存される形で出力端子に雑音が現れ、合成されます。入力のSNRを、乗算する信号のSNRを、乗算結果(乗算出力のSNR)をとすると、




(式2-4)

となります。なお(式2-4)におけるSNRはデシベルではなく真数です。雑音の大きさが絶対値ではなくSNRで定義されることになるので、乗算回路の通過利得は計算式に一切登場しません。従って図4に示すようにかけ算される雑音源が回路の入力側、出力側のどちらにあっても結果は同じになります。


図4 乗算される雑音の基本モデル

次ページは「DACのアナログ回路部分における劣化」から