3. 波形生成誤差と変調信号の劣化

デジタルで波形生成を行う場合、インパルス応答の振幅を表現するビット数と応答時間を表現する回路段数が有限であるため、生成される波形には量子化誤差と打ち切り誤差による劣化が重畳します。これが伝送信号の最初の劣化です。言い換えると「FIRフィルタ(波形生成)」以降のブロックでは取り扱う信号のデジタル／アナログにかかわらずSNRが定義されます。図4に量子化誤差と打ち切り誤差のイメージを示します。

図4 FIRフィルタによる波形生成とその際に生じる劣化

FIRフィルタで波形生成したときに生じる誤差(＝信号劣化)は、先に述べた量子化誤差と打ち切り誤差ですが、変調器として見たときには等価熱雑音と符号間干渉に分類されます。量子化雑音と等価熱雑音についてはこれまで何度も解説していますのでここでは省略します。符号間干渉とはインパルス信号をフィルタで帯域制限したときに発生する劣化です。BPFやLPFに周波数スペクトルが無限に広がるインパルス信号を入力すると、周波数帯域が制限される結果、出力にはの関数で表現される減衰振動波形が現れます。この振動は無限に継続するので、後ろ(理論的には前後)のパルス符号に対して雑音となります。これを符号間干渉と呼びます(図4の右下に示す吹き出し)。符号間干渉を回避して帯域制限を行うための条件が図4の下中央の吹き出しに記載したナイキスト条件です。ナイキスト条件を満たすフィルタで帯域制限を行うと、インパルス応答により発生する振動がゼロになる点とシンボル位置が揃うので符号間干渉の発生しないポイントを得ることが出来ます。

打ち切り誤差は図4の右上に記載したとおり、FIRフィルタのタップ段数が有限であるために発生する誤差で、その影響は周波数領域でスプリアススペクトルとして現れます。従って直接的な観点では、打ち切り誤差は隣接チャネルの信号に干渉することはあっても、自信号のSNRを劣化させることはありません。しかしこの干渉を除去する目的で別のフィルタと組み合わせられてしまうとナイキスト条件が崩れてしまい、符号間干渉が発生します。なお、このあたりの詳しい話は、別の機会に解説したいと思います。ここでは符号間干渉という事象と発生理由のみ理解頂ければと考えます。符号間干渉は通信システム全体で見た場合、伝送信号のSNRを劣化させる事になるのですが、劣化原因が組みこまれる場所と実際に信号が劣化するタイミングが異なります。符号間干渉の影響は伝送途上で順次積み上がる性質のものではないため、レベルダイヤグラム上では直接取り扱わずに復調器の所要SNRに折り込む(乗算)のが一般的です。これに対して量子化誤差は波形を表現するビット数が変化する部分で都度評価が必要なパラメータであり、かつDAC出力には実態のあるランダム雑音として観測されるので、レベルダイヤグラム上においても等価熱雑音に加算(実効値加算)します。

4. DACによる信号劣化

DACにおける信号劣化は図5に示す通り、3項で述べたデジタル側の量子化雑音とアナログ回路部分で発生する雑音の二乗和が主因になります。さらにアナログ回路部分で発生する雑音はラダー回路の電流雑音、後段の増幅回路で付加される増幅器雑音、サンプリングクロックに含まれるジッタ(位相雑音)の電圧換算値の二乗和です。また使用するDACによってはフルスケール出力で歪みが生じるものもあり、その場合は非線形歪みによる等価雑音も加算されることになります

図5 DACで発生する信号劣化要因

では図2に戻ってこれらの劣化要因がレベルダイヤグラムにどのように反映されているかを確認しましょう。最初は量子化雑音です。「FIRフィルタ(波形生成)」部で生成されたデジタル波形データは後段の「ビット間引き・オフセット付加」部でDACの入力ビット数: N (ここではN = 8ビット: セルL76)と入力フォーマットに合わせてビット削減やオフセットの加算処理を行なった後、DACに入力されます。DACに入力される波形データの量子化雑音レベルは、この8ビットで発生する量子化雑音レベルを第20話の(式2-2)を用いて導出(式4-1)し、量子化雑音レベルとして折り込んでいます(−48.2dB_FS: セルL77)。

(式4-1)

実際にDACのアナログ出力端子に出現する量子化雑音電圧[dBµV]は、DACのフルスケール電圧[dBµV]−48.2[dB]となります。DACのフルスケール電圧はデバイスのの値で決まります。ここでは=1.0[V]のデバイスを採用する想定としているので等価飽和レベルP_SAT(デジタル出力が0 [dB_FS]となる入力レベル)は第20話の(式2-1)を用いて

(式4-2)

となります。この計算はセルM80に埋め込んでいます。フルスケール電圧が導出できたので、このDACから出力される量子化雑音電圧は(式4-3)で導出されます。

(式4-3)

なお図2において、この計算はDACのトータル等価雑音電圧を計算するセルM62に埋め込まれていて、単独の計算結果はExcelシート上には現れません。

前述の通りDACの出力端子に現れる雑音電圧はこのとアナログ回路で発生する雑音電圧の実効値和になります。アナログ回路で発生する雑音(電力)は、先に述べたとおりラダー回路の電流雑音、後段の増幅回路で付加される増幅器雑音、サンプリングクロックに含まれるジッタ(位相雑音)の電圧換算値の二乗和です。このうちとはレベルダイヤグラム上では合算で熱雑音(等価熱雑音)としてセルM68でデバイスのNFから導出し、セルM66で[dBµV]に換算しています。サンプリングクロックのジッタ雑音電圧は、サンプリングクロックの位相雑音(キャリア比、セルM72))と信号レベルから導出(と同様、セルM62に埋め込まれていて、単独の計算結果はExcelシート上には現れません)していますが、このあたりの詳細は次号で解説したいと思います。最後にDACの出力信号レベルは2項で解説した通り波形生成部の平均出力振幅が−6[dB_FS]であることから、

(式4-4)

になっています(セルM59)。

5. 第21話のまとめ

第21話では、シャノンのモデルでいう「通信路」のスタート点である変調器の概要とDAコンバータ出力に至るまでの信号レベルと劣化量計算の概要について解説しました。以下第21話の要点をまとめます。

• (1)無線通信において、シャノンの通信モデルの「通信路」に該当する区間の開始点は変調器の波形生成部である。
• (2)デジタルデータ列はインパルス信号の縦続なので周波数スペクトルが無限に広がっている。これを無線通信で伝送可能な帯域制限された波形に変換するのが波形生成部の働きである。
• (3)波形生成に用いるFIRフィルタはナイキストフィルタであり、シンボル周期をTとしたとき、フィルタの帯域幅が1/Tとなるように設計されている。こうすることで、無限に続くインパルス応答振動が、後段のシンボルタイミングで常に「0」となり、符号間干渉をなくすことができる。
• (4)デジタル波形生成において発生する信号劣化は「量子化誤差」と「打ち切り誤差」が要因となる。DACでアナログ電圧に変換した際、前者は時間領域において信号波形の「振幅雑音(量子化雑音)」として観測され、後者は周波数領域において帯域外スプリアスとして観測される。
• (5)打ち切り誤差が原因で発生した自波近傍のスプリアスをアナログフィルタで抑圧すると、通信路全体で見たときの伝達関数がナイキスト条件を満足しなくなる場合があり、符号間干渉の原因になる。
• (6)DAC出力に現れる雑音電圧は①入力波形の量子化誤差成分、②DA変換回路(R-2Rラダー)の電流雑音、③出力段のTIAや反転増幅回路の増幅器雑音、ならびに④サンプリングクロックのジッタ雑音の実効値和となる。

第22話では、DACの出力雑音の考え方についてもう少し詳しく触れたいと考えます。